Контакты/Проезд  Доставка и Оплата Помощь/Возврат
История
  +7(495) 980-12-10
  пн-пт: 10-18 сб,вс: 11-18
  shop@logobook.ru
   
    Поиск книг                    Поиск по списку ISBN Расширенный поиск    
Найти
  Зарубежные издательства Российские издательства  
Авторы | Каталог книг | Издательства | Новинки | Учебная литература | Акции | Хиты | |
 

Formal Verification, Erik Seligman


Варианты приобретения
Цена: 12225.00р.
Кол-во:
 о цене
Наличие: Отсутствует. Возможна поставка под заказ.

При оформлении заказа до: 2025-07-28
Ориентировочная дата поставки: Август-начало Сентября
При условии наличия книги у поставщика.

Добавить в корзину
в Мои желания

Автор: Erik Seligman   (Эрик Зелигман)
Название:  Formal Verification
Перевод названия: Эрик Зелигман: Официальная проверка
ISBN: 9780128007273
Издательство: Elsevier Science
Классификация:

ISBN-10: 0128007273
Обложка/Формат: Paperback
Страницы: 352
Вес: 0.72 кг.
Дата издания: 11.08.2015
Серия: Computing
Язык: English
Иллюстрации: Illustrations
Размер: 237 x 193 x 19
Читательская аудитория: Professional & vocational
Подзаголовок: An essential toolkit for modern vlsi design
Ссылка на Издательство: Link
Рейтинг:
Поставляется из: Европейский союз
Описание:

Formal Verification: An Essential Toolkit for Modern VLSI Design presents practical approaches for design and validation, with hands-on advice to help working engineers integrate these techniques into their work. Formal Verification (FV) enables a designer to directly analyze and mathematically explore the quality or other aspects of a Register Transfer Level (RTL) design without using simulations. This can reduce time spent validating designs and more quickly reach a final design for manufacturing. Building on a basic knowledge of SystemVerilog, this book demystifies FV and presents the practical applications that are bringing it into mainstream design and validation processes at Intel and other companies. After reading this book, readers will be prepared to introduce FV in their organization and effectively deploy FV techniques to increase design and validation productivity.




Formal Verification of Simulink/Stateflow Diagrams

Автор: Naijun Zhan; Shuling Wang; Hengjun Zhao
Название: Formal Verification of Simulink/Stateflow Diagrams
ISBN: 3319470140 ISBN-13(EAN): 9783319470146
Издательство: Springer
Рейтинг:
Цена: 16070.00 р.
Наличие на складе: Есть у поставщика Поставка под заказ.

Описание: This book presents a state-of-the-art technique for formal verification of continuous-time Simulink/Stateflow diagrams, featuring an expressive hybrid system modelling language, a powerful specification logic and deduction-based verification approach, and some impressive, realistic case studies. Readers will learn the HCSP/HHL-based deductive method and the use of corresponding tools for formal verification of Simulink/Stateflow diagrams. They will also gain some basic ideas about fundamental elements of formal methods such as formal syntax and semantics, and especially the common techniques applied in formal modelling and verification of hybrid systems. By investigating the successful case studies, readers will realize how to apply the pure theory and techniques to real applications, and hopefully will be inspired to start to use the proposed approach, or even develop their own formal methods in their future work.


ООО "Логосфера " Тел:+7(495) 980-12-10 www.logobook.ru
   В Контакте     В Контакте Мед  Мобильная версия