Контакты/Проезд  Доставка и Оплата Помощь/Возврат
История
  +7(495) 980-12-10
  пн-пт: 10-18 сб,вс: 11-18
  shop@logobook.ru
   
    Поиск книг                    Поиск по списку ISBN Расширенный поиск    
Найти
  Зарубежные издательства Российские издательства  
Авторы | Каталог книг | Издательства | Новинки | Учебная литература | Акции | Хиты | |
 

Synchronous Equivalence, Harry Hsieh; Felice Balarin; Alberto L. Sangiovann


Варианты приобретения
Цена: 18167.00р.
Кол-во:
Наличие: Поставка под заказ.  Есть в наличии на складе поставщика.
Склад Америка: Есть  
При оформлении заказа до: 2025-07-28
Ориентировочная дата поставки: Август-начало Сентября
При условии наличия книги у поставщика.

Добавить в корзину
в Мои желания

Автор: Harry Hsieh; Felice Balarin; Alberto L. Sangiovann
Название:  Synchronous Equivalence
ISBN: 9780792372622
Издательство: Springer
Классификация:


ISBN-10: 079237262X
Обложка/Формат: Hardcover
Страницы: 136
Вес: 0.91 кг.
Дата издания: 31.12.2000
Язык: English
Размер: 228 x 178 x 14
Основная тема: Engineering
Подзаголовок: Formal Methods for Embedded Systems
Ссылка на Издательство: Link
Рейтинг:
Поставляется из: Германии
Описание: An embedded system is loosely defined as any system that utilizes electronics but is not perceived or used as a general-purpose computer. The authors review the framework upon which the theories and experiments are based, and through which the formal methods are linked to synthesis and simulation.


Synchronous Equivalence

Автор: Harry Hsieh; Felice Balarin; Alberto L. Sangiovann
Название: Synchronous Equivalence
ISBN: 1461356644 ISBN-13(EAN): 9781461356646
Издательство: Springer
Рейтинг:
Цена: 13974.00 р.
Наличие на складе: Есть у поставщика Поставка под заказ.

Formal Equivalence Checking and Design Debugging

Автор: Shi-Yu Huang; Kwang-Ting (Tim) Cheng
Название: Formal Equivalence Checking and Design Debugging
ISBN: 1461376068 ISBN-13(EAN): 9781461376064
Издательство: Springer
Рейтинг:
Цена: 25155.00 р.
Наличие на складе: Есть у поставщика Поставка под заказ.

Описание: Formal Equivalence Checking and Design Debugging covers two major topics in design verification: logic equivalence checking and design debugging.

Sequential Optimization of Asynchronous and Synchronous Finite-State Machines

Автор: Robert M. Fuhrer; Steven M. Nowick
Название: Sequential Optimization of Asynchronous and Synchronous Finite-State Machines
ISBN: 1461355435 ISBN-13(EAN): 9781461355434
Издательство: Springer
Рейтинг:
Цена: 13974.00 р.
Наличие на складе: Есть у поставщика Поставка под заказ.

Описание: This text contributes to the field of sequential optimization for finite-state machines, introducing several new provably-optimal algorithms, presenting practical software implementations of each of these algorithms and introducing a complete new CAD package, called MINIMALIST.

Equivalence Checking of Digital Circuits

Автор: Paul Molitor; Janett Mohnke
Название: Equivalence Checking of Digital Circuits
ISBN: 1441954236 ISBN-13(EAN): 9781441954237
Издательство: Springer
Рейтинг:
Цена: 19589.00 р.
Наличие на складе: Есть у поставщика Поставка под заказ.

Описание: Hardware veri?cation is the process of checking whether a design conforms to its speci?cations of functionality and timing. Thus, it is desirable to detect design errors early in the design process and not just after producing the prototype chip.


ООО "Логосфера " Тел:+7(495) 980-12-10 www.logobook.ru
   В Контакте     В Контакте Мед  Мобильная версия